# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

(54) THIN FILM TRANSISTOR

(11) 1-30272 (A) (43) 1.2.1989 (19) JP

(21) Appl. No. 62-186830 (22) 27.7.1987


(71) ALPS ELECTRIC CO LTD (72) KAZUYA OKABE(1)

(51) Int. Cl<sup>4</sup>. II01L29/78,G02F1/133,G09F9/35,H01L27/12

PURPOSE: To simplify a manufacturing process by a method wherein a gate electrode or source and drain electrodes provided on the side of a picture element electrode directly above a substrate is (are) composed of a double-layer structure (double-layer structures) of a transparent conductor layer and a metal

layer (transparent conductor layers and metal layers).

CONSTITUTION: A transparent conductor layer 12 is formed over the whole surface of a transparent substrate 1 and a metal layer 13 is formed on it. Then the transparent conductor layer 12 and the metal layer 13 are etched and patterned into the forms of a picture element electrode 3 and a gate electrode 2. Then a silicon nitride layer to be a gate insulating film 4 and an amorphous silicon hydride layer to be a semiconductor layer 5 are successively formed over the whole surface and further a phosphorus-doped amorphous silicon hydride layer to be an n\*type layer 6 is formed and those layers are etched to be patterned and, at the same time, to form a contact hole 9. Then an aluminum layer to be a source electrode 7 and a drain electrode 8 is formed and then the metal film 13, the silicon nitride film, the amorphous silicon hydride film and the like are removed by etching and a passivation film 10 and a light shield 11 are formed.



#### 19 日本国特許庁(JP)

①特許出願公開

## 四公開特許公報(A)

昭64-30272

⑤Int.Cl.⁴	識別記号	庁内整理番号		@公開	昭和64年(19	89)2月1日
H 01 L 29/78 G 02 F 1/133 G 09 F 9/35 H 01 L 27/12	3 1 1 3 2 7	P - 7925 - 5F 7370 - 2H 7335 - 5C A - 7514 - 5F	審査請求	未請求	発明の数 1	(全4頁)

図発明の名称 薄膜トランジスタ

②特 顋 昭62-186830

②出 顋 昭62(1987)7月27日

砂発 明 者 岡 部 和 弥 東京都大田区雪谷大塚町1番7号 アルプス電気株式会社

内

砂発 明 者 関 東京都大田区雪谷大塚町1番7号 アルブス電気株式会社

内

①出 顋 人 アルプス電気株式会社 東京都大田区雪谷大塚町1番7号

②代 理 人 弁理士 志賀 正武 外2名

明 知 舊

1. 発明の名称

薄膜トランジスタ

2. 特許請求の範囲

基故直上の直承電極の側方に設けられるゲート 電極もしくはソース電極およびドレイン電極が透 明導電体層と金風層との二階構造となっているこ とを特徴とする静限トランジスタ。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は液晶素子、センサ素子等をスイッチング駆動する静設トランジスタ(以下、TFTと略称する。)に関する。

(従来の技術)

第6図は従来の「FTを示すもので、図中符号 1は透明以板である。この透明基板1上には、モリプデンなどの金属からなるゲート電極2が設けられ、これと若干難れてインジウムスズ酸化物 (以下、1TOと略称する。)などの透明導電体 からなる画楽電極るが設けられている。このゲー ト組織2上および再素電極3上の一部には窓化ケ イ素などからなるゲート絶縁膜4が設けられ、こ のゲート絶縁段4上には水素化アモルファスシリ コンなどからなる半導体超5が形成され、この半 将体刷5上にはリン原子ドープ水煮化アモルファ スシリコンなどからなる n + 贈 6 が所定のチャン ネルを介して設けられている。さらに、n+肉6 上にはアルミニウムなどの金銭からなるソース電 権7およびドレイン電機8が設けられ、このドレ イン電極8は画楽電極3上のゲート絶縁膜4、半 導体圏 5 および n ↑ 刷 6 に形成されたコンタクト ホール9を介して直茶電極3に接続されている。 また、この基板全面にはシリカなどからなるパッ シベーション段10が形成され、パッシベーショ ン膜10の上記チャンネルに対応する位置にはア ルミニウムなどの金銭からなるライトシールド1 1が設けられている。

このようなTFTを製造するには、適業電極3 となる1千〇段を基板1金面に成験したのち、パ ターニングして画素電極3を形成し、ついでこの 上からゲート電極2となるモリアデン膜を全面成 膜し、調様にパターニングしてゲート電極2を形 成する。ついで、この上にゲート絶殺膜4、半導 体層5、 n + 図6、ソース電板7、ドレイン電極 8 を顧次成膜、パターニングすることにより行われる。

(発明が解決しようとする問題点)

160

しかしながら、このような下ド下にあっては、 その製造に対して上述の如く製造工程が多く、フォトリソエッチング工程に起因する欠陥によって 歩帘りを十分高くすることが困難である問題があった。

この発明は上記事情に鑑みてなされたもので、 その製造にあたって製造工程を簡略化でき歩留り の向上が可能なTFTを提供することを目的とす るものである。

(問題点を解決するための手段)

この発明では、基板造上の直流電板の健方に設けられるゲート電極もしくはソース電極およびド

このような構造のTFTは次のようにして製造される。

まず、第2回に示すように透明基板1全面にし 「Oなどからなる透明導電休閒12を成膜し、こ の上全面にモリプデンなどからなる金咸暦13を 成額する。次に、これら透明導出休閒12および 金属潤13を主水系のエッチング剤を用いてエッ チングし、第3回に示すように直溝電極3とゲー ト電極2との形状にパターニングする。ついで、 第4回に示すようにこの上にゲート絶縁膜4とな る窒化ケイ素などと、半導体限5となる水素化ア モルファスシリコンなどを順次成膜し、さらにn! \* 関 6 となるリン原子ドープ水楽化ソモルファス シリコンなどを成膜してパターニングすると間時 にコンタクトホール9をエッチングして形成する。 ついで、ソース電板7およびドレイン電板8とな るアルミニウムなどの金銭を成膜し、パターニン グ する。こののち、第5回に示すように西素電極 3となる透明導電体階12上の金属膜13、窒化 ケイ楽規、水素化アモルファスシリコン等をエッ

レイン電板が透明導電体層と金属層との二層構造 することをその解決手段とした。

第1回は、この発明のTFTの例を示すもので、この例のTFTが第6回に示したTFTと異なるところはゲート電極2および直蓋電極3の一部が二重構造となっている点である。すなわち、基板1 頂上の1TOなどからなる透明導電体層12上のモリブデンなどからなる金属圏13の二層から構成されている。

チング除去して透明導電休配12を露出する。ついで、常法に従ってパッシペーション採10、ライトシールド11を形成すれば、第1回に示すような目的とするTFTを得ることができる。

このような構造のTFTでは、その製造に際し て上述のように画楽電極3となる透明導電体別1 2と、ゲート電機2となる金銭膜13をご園に成 関し、これら二層を阔時にエッチングして画条形 握3とゲート遺植2とすることができる。このた め、ホトマスクを1枚省略でき、ホトエッチング 工程も1回省略することが可能となる。また、顔 兼電極3となる透明導電体階12上の金属層13 の除去も、従来から行われているゲート絶縁脱4 をなす窒化ケイ素膜などと、半導体置らをなす水 素化アモルファスシリコン膜などとのエッチング 除去時に同時に行うことができるので、金越類1 3の除去によって新たに工程が均加することもな い。よって、このTFTを製造するにあたっては、 ホトリソエッチング工程に起囚する欠陥が減少し、 歩留りが向上する。

また、画素電視3となる透明導電体質12上に一部残る金配剤13は、ゲート絶縁提4などの下方に位置するので、画楽電視3の開口率を低下させることもなく、また導電性であるので、ドレイン電極8と画楽電板3との電気的接続を妨害することもない。

なお、ゲート電極2が接続されるゲートバスも 同様の二階構造とすることができるのは当然であ る。

上記実施例のTFTは逆スタガー構造のものでは あるが、ソース電極とレイン電極とゲー構を をの配置関係が上下がした順スタガー構造の 下下がした順なることとので ではソース電極に ではソース電極に ではソース電極に ではソース電極に ではソース電極に ではいても できる。 がいても できる。 がいても できる。 がいても できる。 がいてきる。

(発明の効果)

以上説明したように、この発明の熟典トランジ

7 ··· ··· ソース電框、 8 ··· ··· ドレイン電極。

> 出版人 アルプス電気株式会社 代表者 片 岡 勝太郎

#### 4. 図面の簡単な説明


第1 図は、この発明の譲渡トランジスタの一例を示す概略所面図、第2 図ないし第5 図は、第1 図に示した剥膜トランジスタの製造を工程原に示した戦略断面図、第6 図は従来の譲渡トランジスタの例を示す機略断面図である。

1 … … 透明基板、


2 … … ゲート電極、

3 … … 西素電極、


## 第1図




第2図




第3図



第4図



# 第5図



第6図

